



2026 FPGA竞赛赛题指南解读

易灵思(深圳)科技有限公司

2026 .08



01

公司介绍

Accelerate Your Innovation

加速您的创新

易灵思是一家国产FPGA公司，采用**逻辑和路由可以互换的XLR结构**，发明了突破性的Quantum架构，PPA(Power/Perf./Area)优势是国际传统FPGA公司的4倍以上。

公司**总部位于深圳前海**，员工人数120左右，研发占比70%以上，分布深圳、成都、杭州、香港等地。

核心团队拥有平均20年以上的两家巨头FPGA公司从业经验，毕业于UCLA、浙江大学、东南大学、南京大学、哈尔滨工业大学、电子科技大学等众多顶尖高校。

易灵思始终坚持**差异化**的创新路径，充分秉承以客户为中心的核心价值观，保持稳定增长的营收水平，**近三年平均营收超三亿人民币**。



聚焦两个FPGA系列

摒弃追随国外厂商的设计方法，使用创新的“XLR”随变单元结构实现自主可控



40nm Trion系列 FPGA

工艺	40nm LP工艺
超低功耗	超低功耗：低至竞争对手1/2
超小封装	BGA/LQFN
逻辑资源	4K-120K
	27颗产品，扩展性强



完全自主研发的
IDE工具 - Primus



16nm 钛金系列 FPGA

工艺	16nm 标准工艺
超低功耗	低至竞争对手1/3
	支持硬核RISC-V @1GHz
逻辑资源	35K-1000K
超高性能	300-500MHz



02

竞赛技术平台总览

本次竞赛旨在为所有参赛队伍搭建公平、统一的创作竞技环境。本章节将详细解读竞赛对参赛平台的具体要求与规范，明确软硬件环境标准，确保每一位选手都能在同等条件下发挥创意，公平角逐，充分展现技术实力与创新思维。

Unified Hardware, Innovative Challenge

统一硬件基础，专注算法与架构创新

01. 核心计算芯片

型号：Ti60F225I3 | 16nm FinFET先进工艺


特性：集成高性能FPGA逻辑、RISC-V处理器及专用NPU，兼具极致低功耗与丰富硬核资源，满足复杂算法加速需求。

02. 统一开发平台

硬件接口：标配MIPI CSI-2图像输入、HDMI音视频输出、高速DDR3存储及千兆以太网接口，外设丰富，即插即用。

竞赛保障：同一个赛题所有参赛队伍统一使用同款开发板，确保环境一致、公平竞争，让创新方案得到真实有效的验证。

(该板卡适用于赛题一、二、三)



Ti60F225 开发板实物示意



请扫淘宝店铺（娅妮电子）二维码：

Unified Hardware, Innovative Challenge

统一硬件基础，专注算法与架构创新

01. 核心计算芯片

型号：Ti60F225 | 16nm FinFET先进工艺


特性：集成高性能FPGA逻辑、RISC-V处理器及专用NPU，兼具极致低功耗与丰富硬核资源，满足复杂算法加速需求。

02. 统一开发平台

硬件接口：1路HDMI显示，1路LVDS LCD接口，1路DVP相机接口，1路MIPI RX+TX接口

竞赛保障：同一个赛题所有参赛队伍统一使用同款开发板，确保环境一致、公平竞争，让创新方案得到真实有效的验证。

(该板卡适用于赛题四)



Ti60F225 开发板实物示意



请扫淘宝店铺（娅妮电子）二维码：

03

选题指南

本章节将详细解读竞赛赛题，明确竞赛作品的基础目标和进阶目标，确保每一位选手都能明确评分标准。



易 灵 思

赛题一：AI赋能的「实时绘画」

聚焦 AIGC 与边缘计算前沿，构建低延迟、高画质的风格化视频渲染系统
探索 AI 视觉生成在实时场景下的无限可能，兼具技术挑战性与创意趣味性

Real-time AI Video Stylization

实时视频风格化

随着边缘计算与 AI 生成内容 (AIGC) 技术的发展，实时视频风格化已成为计算机视觉领域的热点应用。然而，传统方案依赖云端 GPU 或高端 AI 芯片，难以在低功耗、低成本边缘设备上实现低延迟、高吞吐量的视频流处理。

本赛题的设立初衷，正是为了探索如何突破传统方案的性能瓶颈，在**低功耗边缘计算设备**上实现兼具高画质与高吞吐量的视频流处理能力。

本赛题要求基于 RISC-V + FPGA 异构平台，设计一个轻量化神经网络硬件加速器。利用 FPGA 的并行流水线架构，将风格迁移网络（如简化版 CycleGAN、Fast Neural Style 或轻量化 CNN）完全或部分硬件化，实现对实时视频流的逐帧风格化处理。RISC-V 仅负责摄像头采集配置、视频流格式转换、UI 叠加等高层控制逻辑，从而构建一个低延迟、低功耗、高帧率的边缘 AI 视频处理系统。

核心任务要求：参赛队伍需设计并实现一个完整的实时视频风格化系统。(1)系统通过 MIPI CSI-2 采集摄像头视频流，(2)在 FPGA 中完成轻量化风格迁移网络的推理加速，将每一帧图像转换为指定艺术风格（如梵高、浮世绘、水墨画等），(4)最终通过 HDMI 输出处理后的视频流。(5)RISC-V 端需实现 UI 叠加功能，(6)可同时显示原画与风格画对比视图。

1. MIPI 视频流采集与预处理

- 利用 Ti60 FPGA 的 MIPI 高速 I/O 资源，结合 MIPI D-PHY RX IP 和 CSI-2 RX Controller，完成 CSI-2 摄像头接入。（SC431HAI）。
- FPGA 端需实现 MIPI CSI-2 协议解析、RAW 转 RGB（如 debayer 算法）、图像缩放（Resize）至目标分辨率（最低要求：640×480 @ 30fps）。
- 实现双缓冲（Ping-Pong Buffer）机制，将预处理后的帧存入外部 DDR 存储器，确保数据流不丢帧。

2. 轻量化风格迁移网络的硬件加速器设计

- 选择一个轻量化风格迁移网络（参考：简化版 CycleGAN、Fast Neural Style、或自行设计的微型 CNN）。
- FPGA 端需为该网络设计一个**硬件加速器**，至少实现：
 - ✓ 卷积层（Convolution）硬件化，支持 3×3 或 5×5 卷积核。
 - ✓ 激活函数（如 ReLU）硬件化。
 - ✓ 批归一化（Batch Normalization）或实例归一化（Instance Normalization）的硬件近似计算。
- 加速器需通过系统总线（如 AXI4）从 DDR 读取输入图像块，经流水线处理后写回结果帧。

3. HDMI 视频输出与软硬件协同

- 生成标准 HDMI 时序（最低要求 720p @ 60fps 或 1080p @ 30fps），从 DDR 读取风格化结果帧并输出至显示器。
- RISC-V 端完成：
 - ✓ 摄像头初始化与寄存器配置。
 - ✓ 风格迁移网络权重的加载与部署。
 - ✓ 硬件加速器的任务调度（启动、等待完成、中断处理）。
- 实现**原画 vs 风格画对比显示**：屏幕左侧显示原始摄像头画面，右侧显示风格化后画面（或通过按键切换全屏模式）。

4. 基础 Demo 与性能验证

- 提供一个基础测试 Demo，展示实时风格化效果。
- 在屏幕上叠加显示当前帧率（FPS），要求稳定达到 **15fps 以上**（640×480 分辨率）。

基础目标：系统完整性

核心在于打通“采-算-显”全流程闭环，确保各模块通过总线稳定交互，保证基础画质与帧率，这是所有创新的基石。

1. 多风格实时切换

- 在 FPGA 内预置至少 2 种不同风格的网络权重（如梵高风格、浮世绘风格、水墨风格）。
- RISC-V 端可通过按键或串口指令，在**不重启系统、不重新配置 FPGA**的前提下动态切换当前风格。
- 风格切换延迟应低于 100ms，且切换过程不丢帧。

2. 分辨率与帧率提升

- 将处理分辨率提升至 **1280×720 @ 30fps** 或更高。
- 需对硬件加速器进行**流水线深度优化**（如层间融合、行流式处理），减少对 DDR 的中间结果读写次数。
- 鼓励使用 **DSP 块** 实现高效的卷积计算（如脉动阵列、权重固定流）。

3. 超轻量化网络自设计

- 鼓励队伍自行设计或剪枝一个**参数量小于 500KB**的超轻量化风格迁移网络。
- 需提交网络结构图、参数量统计表，并与标准网络（如简化版 CycleGAN）进行**画质（PSNR/SSIM）与推理延迟**的对比分析。

4. 创意交互展示

- 在基础对比视图之外，增加趣味交互功能。例如：
 - ✓ 语音控制切换风格。
 - ✓ 手势识别（如挥手）触发特殊滤镜效果。
 - ✓ 将风格化画面实时推流至手机 APP（通过 WiFi 模块）。
- 鼓励录制“**抖音/B站风格**”展示短视频，作为附加材料提交，增强作品传播性。

进阶目标：极致优化与创新

鼓励针对硬件特性重构算法、挖掘并行计算潜力，在有限资源下实现更高分辨率、更低延迟，并结合创意交互展现成果。
本部分为拉开队伍差距的核心考核点，考察对神经网络优化、多风格切换、高吞吐量流水线设计的深度理解



易 灵 思

赛题二：基于 RISC-V 与 FPGA 异构架构的 2D 图形渲染加速引擎

本赛题聚焦基于 RISC-V 与 FPGA 的异构架构设计，旨在将 CPU 从繁重的图形渲染计算中解放，实现高效的 2D 图形加速。这是嵌入式系统、游戏开发及高性能边缘计算场景中极具实用价值的经典课题，考验选手对硬件加速逻辑与异构协同的综合掌控能力。

2D Rendering Acceleration

硬件加速挑战

在早期的 2D 游戏机和现代嵌入式 GUI 系统中，如果完全依靠 CPU 通过死循环逐个像素搬运来实现图像的渲染，会极大占用 CPU 资源并导致帧率（FPS）骤降。本次赛题正是针对这一痛点，要求设计一款专用的硬件 2D 渲染加速器，以此替代软件渲染的低效模式，显著提升图形处理的整体效率。现代计算架构的核心趋势是“异构计算与软硬件协同设计（HW/SW Co-design）”。

本赛题要求参赛队伍基于 RISC-V + FPGA 异构平台，设计一个定制的硬件 2D 渲染加速器。将 RISC-V 从繁重的像素搬运工作中解放出来，RISC-V 仅负责高层逻辑与下发指令，由 FPGA 硬件端完成底层像素的高速搬运与混合。

核心任务要求：参赛队伍需在（1）RISC-V 端运行游戏或图形界面逻辑，（2）在 FPGA 端设计一个通过标准总线（AXI4）挂载的 2D 硬件加速引擎（BitBlt Engine），（3）系统需能够将内存（DDR3）中的图像数据高效搬运至显存（Framebuffer），（4）然后通过 HDMI 接口输出至显示器。

1.硬件 2D 位块传输 (BitBlit) 引擎设计:

- FPGA 端需实现解析 RISC-V 发送的渲染指令 (指令需包含: 操作类型、源地址、目的地址、宽度、高度)。
- 硬件支持基础的“图像块拷贝 (Block Copy)”和“纯色填充 (Solid Fill)”。
- 生成HDMI 时序, 将显存内容输出至显示器 (最低分辨率要求 640x480 @ 60Hz)。

2.总线读写与存储器优化:

- 加速器必须通过总线直接访问内存。使用突发传输 (Burst Transfer) 和内部 FIFO 缓存, 以提高内存带宽利用率。

3.软件驱动与基础 Demo:

- RISC-V 端需编写驱动程序配置寄存器, 并实现双缓冲机制 (Double Buffering) 以避免画面撕裂 (Tearing)。
- 提供基础测试 Demo (例如: 大量方块的随机移动、多张大图的快速切换), 并在屏幕上实时对比显示“纯软件 CPU 渲染”与“硬件加速渲染”的帧率差异。

基础目标: 考察学生对总线协议、视频时序以及软硬接口的基础掌握能力。

1. 硬件 Alpha 混合 (Hardware Alpha Blending):

- FPGA 加速器在搬运前景图层 (Sprite) 时, 利用内部 DSP/硬件乘法器, 实时读取背景像素并执行透明度混合计算:
输出像素 = 前景像素 * Alpha + 背景像素 * (1 - Alpha)。

2. 颜色键控去背 (Color Keying):

- 硬件支持设定“透明色” (如纯品红色)。在搬运图像时, 自动跳过透明色像素, 实现不规则边缘精灵图 (Sprite) 的完美渲染。

3. 高负载互动游戏 Demo 演示:

- 在 RISC-V 上运行一个具有极高同屏元素数量的游戏 Demo (如《吸血鬼幸存者》的简化版或类似《东方Project》的弹幕射击游戏)。
- 在开启硬件加速 (Alpha 混合 + Color Keying) 的情况下, 挑战保持 60 FPS 稳定运行时的同屏活动元素 (Sprite) 数量极限。

进阶目标: 要求实现现代 2D 游戏引擎中的高级图层渲染管道。完成度越高, 得分越高。



易 灵 思

赛题三：多模态AI智能终端

核心场景：智慧康养（室内老人跌倒检测与预测）、智能家居（感知人体位置和体温的智能环境控制）、智能安防（多模态异常行为检测）

Real-time Image Edge Detection System

实时图像边缘检测系统

在智慧康养、智能家居与安防监控等关键领域，单一的传感器（如纯视觉摄像头）往往无法提供足够可靠、全面的环境感知。例如，仅用摄像头做老人跌倒检测，在光线昏暗、遮挡或视角不佳时极易漏报；仅用红外传感器则无法获知行为细节。现实场景需要同时融合视觉图像、人体温度分布、环境温湿度等多维信息，才能做出“跌倒的是人而非物体”、“体温异常的人需要关注”等准确判断。

传统方案存在明显短板：云端AI方案延迟高、依赖网络，且涉及隐私的视频上传至云端难以被用户接受；而采用“ARM MCU + 多个协处理器”的边缘方案，开发复杂、功耗高、算力分散，难以在低功耗下实现实时多模态融合。

核心任务要求：基于Ti60 FPGA，构建一个“视觉+红外温度+环境传感”的多模态AI智能终端，在本地完成数据采集、融合推理与事件响应，真正实现低延迟、高隐私、高可靠的边缘智能终端。

任务1：多传感器数据采集与FPGA预处理（基础）

目标：建立多模态传感器的数据采集通路，实现数据预处理和时间对齐。

要求：通过MIPI CSI接口驱动摄像头，完成视频流实时采集，分辨率 $\geq 720p@30fps$

通过I2C接口驱动红外温度传感器（如MLX90640），实现人体温度分布采集

通过I2C接口驱动温湿度传感器（如SHT30），实现环境温度采集

在FPGA内实现数据预处理：滑动平均滤波、异常值剔除、多传感器时间戳对齐

通过HDMI/LCD显示各传感器实时数据（视频画面+温度热力图+环境参数叠加显示）

技术要点提示：

- ✓ 多传感器时间对齐：以视频帧时间戳为主时间基准，对红外温度和环境传感器数据进行时间戳标记，通过最近时间匹配、缓存或插值实现多模态数据的时间对齐。
- ✓ 温度数据预处理：读取 MLX90640 原始红外数据及 EEPROM 校准参数，完成环境温度、增益、偏置、发射率等补偿，计算各像素目标温度；可采用定点化、分段近似或 LUT 等方法对部分计算进行硬件优化。
- ✓ 显示叠加：在HDMI画面上分区域显示——主区域视频画面、侧边温度热力图小窗、底部环境参数文字
- ✓ I2C多设备管理：使用I2C地址区分不同传感器，设计分时复用控制器

任务2：多模态AI处理与感知决策（核心）

目标：在FPGA端实现轻量级AI推理和多模态融合决策。

要求：

- RISC-V + FPGA AI 推理：在 Ti60 FPGA 内部署 RISC-V 软核，运行 TinyML 等轻量级 AI 推理框架，实现人体检测、姿态识别或其他视觉感知算法。鼓励利用 FPGA DSP、BRAM、并行逻辑及 RISC-V 自定义指令实现卷积、矩阵运算等关键算子的硬件加速，提高推理性能。运动分析：通过帧差法或光流法（Farneback简化版），分析人体运动状态（静止/行走/跌倒/异常动作）
- 多模态融合决策：结合视觉检测结果（位置、动作）+ 红外温度数据（体温异常检测）+ 环境数据（温度/湿度异常），进行综合判断
- 事件检测与响应：实现以下场景之一，或自定义一个智能场景：
 - ✓ 跌倒检测：人体姿态突变+长时间静止+温度正常（排除倒地物体），触发报警
 - ✓ 智能空调控制：检测人员位置分布和体温，结合环境温度，输出空调控制建议（或驱动GPIO模拟控制）
 - ✓ 入侵检测：非授权时段人体出现+体温正常（排除热源干扰），触发报警
 - ✓ 本地报警与显示：检测到异常事件时，通过LED闪烁+蜂鸣器报警+HDMI画面红色边框提示+显示事件类型和置信度

技术要点提示：

- ✓ 轻量级神经网络：建议使用定点量化（INT8），利用DSP做矩阵乘法加速。网络结构建议不超过5层卷积+2层全连接，参数量控制在100K以内
- ✓ 多模态融合策略：加权投票法——视觉置信度60% + 温度置信度25% + 环境置信度15%，综合得分超过阈值触发事件
- ✓ 帧差法运动检测：当前帧与背景帧差分，阈值分割后计算连通域面积和质心位移，判断运动类型

任务3：系统优化与智能拓展（进阶）

目标：提升系统智能化水平和实用性。

要求：千兆以太网数据上报：通过RGMII接口将检测事件（类型、时间、位置、置信度、缩略图）上传到PC服务器

RISC-V软核决策控制：在FPGA内运行RISC-V软核，负责复杂决策逻辑（如多目标跟踪、历史轨迹分析、预测）和协议处理

多目标跟踪：实现简单的多目标跟踪算法（如IOU Tracker），同时跟踪场景中多个人体的运动轨迹

行为预测：基于运动轨迹和速度向量，预测人体下一步位置，提前做出响应

低功耗场景管理：无人时进入低功耗模式（降低摄像头帧率、关闭神经网络推理、保留温度监测）；检测到人体后自动恢复正常模式

Web远程监控：RISC-V软核运行轻量级HTTP服务器，支持浏览器查看实时画面、传感器数据、历史事件记录

语音播报：通过SPI接口连接语音模块，检测到异常事件时进行语音播报（如"检测到跌倒，请确认安全"）

（以上至少实现2项）



易 灵 思

赛题四：基于FPGA的实时图像边缘检测系统

图像边缘检测是数字图像处理领域最经典、最基础的技术之一，广泛应用于目标识别、工业检测、医学影像分析、自动驾驶等场景。本赛题要求参赛者基于易灵思FPGA开发板，搭建一个完整的实时图像处理系统。

Real-time Image Edge Detection System

实时图像边缘检测系统

图像边缘检测是数字图像处理领域最经典、最基础的技术之一，广泛应用于目标识别、工业检测、医学影像分析、自动驾驶等场景。传统基于软件（CPU）的边缘检测方案受限于串行处理架构，难以满足高分辨率、高帧率的实时性要求；而FPGA凭借其天然的并行处理能力，能够以流水线方式逐像素处理图像数据，实现“边采集、边处理、边显示”的实时效果。

本赛题要求参赛者基于易灵思FPGA开发板，搭建一个完整的实时图像处理系统：通过摄像头采集图像，在FPGA内部完成灰度化、中值滤波、Sobel边缘检测等处理，最终通过HDMI/VGA接口将处理结果实时显示在显示器上。题目涵盖了FPGA开发的核心技能模块——外设驱动（摄像头、显示器）、数据流控制、数字图像处理算法硬件化，是一个综合性强但路径清晰的竞赛题目。

核心任务要求：设计一个基于FPGA的实时图像边缘检测系统。系统通过DVP或MIPI接口接入摄像头，实时采集视频流数据；在FPGA内部完成彩色图像转灰度、中值滤波去噪、Sobel算子边缘检测等处理；最后驱动HDMI/VGA显示器，将原始图像和处理后的边缘图像分屏或叠加显示。整个系统要求实现全流水线处理——摄像头采集一行的同时，FPGA对该行数据进行处理并输出显示，实现“零延迟”的实时效果。

1. 摄像头驱动与图像采集

- 分辨率要求：640×480或以上
- 采集图像数据并存入行缓存（FIFO或Block RAM），为后续处理做准备
- 要求图像采集稳定，无丢帧、无错位

2. 彩色图像转灰度处理

- 要求使用FPGA内部的DSP块或移位加法实现乘法运算，避免使用除法器
- 灰度转换是边缘检测的前置步骤

3. Sobel边缘检测算法实现

- 实现3×3 Sobel算子，计算水平方向梯度Gx和垂直方向梯度Gy
- Sobel算子卷积核：
 - Gx (x方向梯度)：[-1, 0, +1; -2, 0, +2; -1, 0, +1]
 - Gy (y方向梯度)：[-1, -2, -1; 0, 0, 0; +1, +2, +1]
- 梯度幅值近似计算： $G = |Gx| + |Gy|$ （避免开方运算，节省硬件资源）
- 通过阈值比较输出二值化边缘图像（阈值可参数化配置）
- 需设计行缓存模块（Line Buffer）缓存2行数据，实现3×3窗口的滑动处理

4. HDMI显示驱动

- 生成标准HDMI时序（最低要求：640×480@60Hz）
- 实现分屏显示：屏幕左侧/上半部分显示原始灰度图像，右侧/下半部分显示边缘检测结果
- 或实现画中画叠加显示
- 显示稳定，无闪烁、无撕裂

5. 基础验证

- 提交完整RTL源码（Verilog/VHDL）和约束文件
- 提供演示视频：摄像头对着简单几何图形（如黑白棋盘格、印有数字的纸张、人脸轮廓），展示边缘检测效果

基础目标： 本部分考察参赛者对FPGA外设驱动、数据流控制、基础图像处理算法的掌握能力。

1. 中值滤波去噪

- 在灰度化之后、边缘检测之前插入3×3中值滤波模块
- 实现9个像素值的排序，取中位数作为输出
- 有效抑制椒盐噪声，提升边缘检测质量
- 需合理设计排序网络（可采用并行比较网络，避免串行排序）

2. 实时阈值调节

- 通过板载按键或拨码开关，实时调整Sobel边缘检测的阈值
- 效果：按“+”键提高阈值（边缘减少），按“-”键降低阈值（边缘增多）
- 需设计按键消抖模块与阈值寄存器
- 该功能在现场演示时能直观展示阈值对边缘检测结果的影响

3. 帧缓存与DDR控制

- 将一帧完整图像写入外部DDR存储器，实现“采集-存储-读取-处理”分离
- 可实现回放、帧冻结、多帧对比等功能

4. Canny边缘检测（算法升级）

- 实现更高级的Canny边缘检测算法（高斯滤波→梯度幅值和方向计算→非极大值抑制→双阈值分类→滞后边缘连接）
- Canny相比Sobel能获得更精确、更连续的单像素边缘
- 但实现复杂度显著提升，需要更精细的流水线设计

5. 边缘叠加彩色输出

- 将检测到的边缘以彩色形式（如红色边缘线）叠加到原始彩色图像上输出
- 视觉效果更直观，适合现场展示
- 需要处理RGB三个通道的叠加逻辑

6. 简易目标识别（创意拓展）

- 在边缘检测的基础上，识别画面中的特定形状（如圆形、矩形）
- 可采用特征匹配法：在边缘图像中检测轮廓，计算几何特征
- 将识别结果显示在屏幕上（如“检测到圆形”）

进阶目标：为有余力的队伍提供拓展空间，完成度越高，得分越高。算法复杂度和视频帧频也是考核维度。

- 开发工具：Efinity® 集成开发环境，涵盖设计输入、综合、布局布线、时序分析与在线调试全流程，可通过官网免费申请下载：<https://www.elitestek.com/efinity/>
- 官方网站：易灵思官网（产品信息、公开文档、IDE 文档、示例和 IP Cores）：<https://www.elitestek.com/>
- 芯片资料：Ti60F225芯片介绍、数据手册与相关文档：
<https://www.elitestek.com/product/gongju/taijinxiliexiangguan/576.html>
- 软核与 IP 资源：QQ群内提供Sapphire™ RISC-V 软核 SoC、MIPI D-PHY RX / CSI-2 控制器、DDR 存储控制器、HDMI/VGA 显示等参考设计。
- 答疑支持：竞赛技术交流 QQ 群：**831548702**



- 借用规则

报名后扫码填写借用申请，易灵思工程师综合参考学校报名情况、作品实现思路、功能实现计划确定借用队伍，9月25日公示借用结果。竞赛结束后需要归还。



- 赠送规则

提交作品队伍，初赛评分前200名可以获赠易灵思T20系列开发板一套。获赠队伍仅需支付运费即可邮寄。



易灵思板卡借用申请表...

扫一扫二维码打开或分享...



- 资料在哪里获取

由于百度网盘限速，所有资料都已经上传QQ群方便下载。

- 赛题1~4必须使用指定开发板吗

考虑公平问题，指定使用Ti60处理器，不强制使用指定开发板。但是由于现有资料都是在对应开发板验证的，自行制作的开发板或者第三方开发板无法提供详尽的技术支持。实际上，只要是Ti60芯片，都是可以做赛题1~4的。

- 其他易灵思平台的FPGA可以参赛吗？不想做赛题1~4怎么办？

可以报自选命题

- 显示屏必须使用mipi接口吗？

不需要，开发板上有HDMI接口，只要是HDMI接口显示屏就可以使用。Mipi屏没有触摸功能，因此一些赛题的效果可能还没有HDMI显示屏的画面效果好。

- 赛题1~3和赛题4的板子差异在哪里

主要是接口差异，去年使用的是赛题4的板子。今年换了更便宜的新板子，接口、功能也都更丰富。

- 开发工具IDE有什么申请要求？

只要使用edu邮箱在官网注册，就可以直接下载。如果没有edu邮箱，或者之前邮箱失效，[可以联系Trista.huang@elitestek.com](mailto:Trista.huang@elitestek.com)说明情况申请支持



感谢您的观看

预祝各位取得优异成绩！



关注官方公众号

